日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

1999年10月28日

出 願 番 号 Application Number:

平成11年特許顯第306798号

出 願 人 Applicant (s):

株式会社東芝

CERTIFIED COPY OF PRIORITY DOCUMENT

RECEIVERECEIVED
JAN 22 2001 JAN 22 2001
TO 2800 MAR 2800

2000年 9月18日

特許庁長官 Commissioner, Patent Office 及

川耕



特平11-306798

【書類名】 特許願

【整理番号】 13A9981591

【提出日】 平成11年10月28日

【あて先】 特許庁長官殿

【国際特許分類】 H03F 1/00

【発明の名称】 FETを用いた可変利得回路

【請求項の数】 12

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

研究開発センター内

【氏名】 大高 章二

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

研究開発センター内

【氏名】 渡辺 理

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100081732

【弁理士】

【氏名又は名称】 大胡 典夫

【選任した代理人】

【識別番号】 100075683

【弁理士】

【氏名又は名称】 竹花 喜久男

【手数料の表示】

【予納台帳番号】 009427

【納付金額】 21,000円

特平11-306798

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9714950

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 FETを用いた可変利得回路

【特許請求の範囲】

【請求項1】 利得制御信号VCに対して利得が指数関数で変化するFETを用いた可変利得回路において、少なくとも1つ以上の可変利得段1および少なくとも1つ以上の可変利得段2を有し、可変利得段1は利得制御信号変換回路1の出力電圧となる利得制御信号Vz1により利得補正がなされ、可変利得段2は利得制御信号変換回路2の出力電圧となる利得制御信号Vz2により利得補正がなされることを特徴とする可変利得回路。

【請求項2】 請求項1記載の可変利得回路において、前記利得制御信号VC は利得制御信号変換回路3により利得制御信号Vxに変換され、利得制御信号V xが前記利得制御信号変換回路1および利得制御信号変換回路2に入力されることを特徴とした可変利得回路。

【請求項3】 請求項1または請求項2記載の可変利得回路において、利得制御信号変換回路2と可変利得段2は、利得制御信号変換回路1と可変利得段1に用いられるFETが2乗特性を有する領域で動作するために生じる利得偏差を補正することを特徴とし、利得制御信号変換回路3は、利得制御信号変換回路1と可変利得段1に用いられるFETが指数特性を有する弱反転領域で動作するために生じる利得偏差を補正することを特徴とする可変利得回路。

【請求項4】 請求項1、請求項2、請求項3のいずれかに記載の可変利得回路において、可変利得段1は第10のFETと第11のFETのゲート間に利得制御信号Vz1が入力され、第10のFETと第11のFETのソース端子は共通接続され、所望信号を含む第1の電流源を介して接地されることを特徴とし、可変利得段2は第20のFETと第21のFETのゲート間に利得制御信号Vz2が入力され、第20のFETと第21のFETのソース端子は共通接続され、所望信号を含む第2の電流源を介して接地されることを特徴とする可変利得回路

【請求項5】 請求項1、請求項2、請求項3、請求項4のいずれかに記載の 可変利得回路において、利得制御信号変換回路1は、第1のFETのドレイン端 子はゲート端子と接続されるとともに利得制御信号ID1が入力され、第1のFETのソース端子は第2のFETのソース端子と共通接続されるとともに電流Ioを有する電流源を介して接地され、第2のFETのゲート端子は所定の電圧源VBB1に接続され、第1および第2のFETのゲート端子間電圧が利得制御信号Vz1とされるとともに、利得制御信号ID1はIoexp(-bVx)(Ioは所定の電流、bは定数)で表されることを特徴とする可変利得回路。

【請求項6】 請求項1、請求項2、請求項3、請求項4、請求項5のいずれかに記載の可変利得回路において、可変利得段1と利得制御信号変換回路1による利得GMOSは可変利得段1の段数をnとすると、

【数1】

に比例し、可変利得段2と利得制御信号変換回路2による利得GCMPは近似的に

【数2】

に比例するように設定されることを特徴とする可変利得回路。

【請求項7】 請求項1、請求項2、請求項3、請求項4、請求項5、請求項6のいずれかに記載の可変利得回路において、利得制御信号変換回路2は、請求項5記載の利得制御信号変換回路1、2乗回路および利得制御信号変換回路10とからなることを特徴とする可変利得回路。

【請求項8】 請求項7記載の可変利得回路において、2乗回路は、利得補正信号Vz1を入力とし、出力電流Iz1はqIo-mVz1^2(q, mは正の

数、Ioは所定の電流)とされることを特徴とし、利得制御信号変換回路10は、第3のFETのドレイン端子はゲート端子と接続されるとともに第1の直流バイアス電流IBBと前記2乗回路の出力電流Iz1が入力され、第3のFETのソース端子は第4のFETのソース端子と共通接続されるとともに電流Ioを有する電流源を介して接地され、第4のFETのゲート端子は所定の電圧源VBB2に接続され、第3および第4のFETのゲート端子間電圧が利得制御信号Vz2とされることを特徴とする可変利得回路。

【請求項9】 請求項1、請求項2、請求項3、請求項4、請求項5、請求項6のいずれかに記載の可変利得回路において、利得制御信号変換回路2は、2乗回路と制御信号補正回路10からなり、2乗回路の入力信号は前記利得制御信号変換回路1から出力される利得制御信号Vz1とすることを特徴とする可変利得回路。

【請求項10】 請求項9記載の可変利得回路において、2乗回路は、利得制御信号Vz1を入力とし、出力電流Iz1はqIo-mVz1^2(q, mは正の数、Ioは所定の電流)とされることを特徴とし、制御信号補正回路10は、第3のFETのドレイン端子はゲート端子と接続されるとともに第1の直流バイアス電流IBBと前記2乗回路の出力電流Iz1が入力され、第3のFETのソース端子は第4のFETのソース端子と共通接続されるとともに電流Ioを有する電流源を介して接地され、第4のFETのゲート端子は所定の電圧源VBB2に接続され、第3および第4のFETのゲート端子間電圧が利得制御信号Vz2とされることを特徴とする可変利得回路。

【請求項11】 請求項7、請求項8、請求項9、請求項10のいずれかに記載の可変利得回路において、2乗回路は、第30のFETと第31のFETの寸法比が1:Kとされ、テール電流がIoとされる差動回路と第32のFETと第33のFETの寸法比がK:1とされ、テール電流がIoとされる差動回路から構成され、第30のゲート端子と第32のゲート端子が共通接続され、第31のゲート端子と第33のゲート端子が共通接続され、第30のゲート端子と第31のゲート端子間に第2の内部利得補正信号Vz1が入力され、第30のドレイン端子と第33のドレイン端子が共通接続されるとともに負の電流出力端子とされ

、第31のドレイン端子と第32のドレイン端子が共通接続されるとともに正の 電流出力端子とされることを特徴とする可変利得回路。

【請求項12】 請求項1、請求項2のいずれかに記載の可変利得回路において、利得制御信号Vxは利得制御信号VCおよび所定の電圧VC1を用いて、Vx=aVC+bmin (VC, VC1) (min (VC, VC1) はVCとVC1の小さい方の値をとる)

となる関係をもつことを特徴とする可変利得回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、携帯無線機等に用いる指数関数的に利得を可変する可変利得回路に関する。

[0002]

【従来の技術】

近年、携帯電話器に代表される移動通信機器の開発が盛んに行われている。これらの通信機器は、例えば人間が所持したり、自動車などに搭載されて使用されるため、小型化、軽量化が要求される。このため、このような無線機器を構成する部品は、従来の構成部品単体を多数接続したハイブリッドの構成よりも、小型化、軽量化に向くモノリシックIC(集積回路)化が強く望まれるようになってきた。一方、部品の小型化の他に無線機の低価格化が要求されるが、IC化技術は無線機の低価格化にもつながる技術である。

[0003]

このような無線機器において、ヘテロダイン方式を用いた送受信部の構成を図 13に示す。図を参照して、以下に送信部の信号の流れを述べる。ここでは送受 の切り替えを時分割で行うTDD(Time Division Duplex)方式を例として説明するが、これに拘るものではない。

[0004]

ベースバンド信号発生部で発生された直交した2つのベースバンド信号Ich(TX),Qch(TX)は、適当な帯域制限フィルタを介した後、それぞれT

X-BB部から出力される。Ich(TX)およびQch(TX)は乗算器と加算器からなる直交変調器に入力され、第2の局部発振信号(周波数をfLO2とする)を変調する。このとき、第2の局部発振信号は90度移相器(90-PS)により直交した2つの信号に分割され、直交変調器に入力される。この被変調信号(IF信号)は利得可変回路(GCA)に入力され、制御系からの制御信号により適当な信号レベルに調整される。

[0005]

このIF信号は一般に直交変調器およびGCAで発生する不要な高調波を含むため、ローパスフィルタ(LPF)またはバンドパスフィルタ(BPF)特性をもつFIL1を介して、IF信号はアップコンバータ(UPCON)に入力される。UPCONは周波数 fLO1 [Hz] の第1の局部発振信号とIF信号の乗算を行い、周波数 fLO1+fLO2 [Hz] または fLO1-fL2 [Hz] の被変調信号(RF信号)を生成する。このどちらか一方が所望波とされ、一方は不要なイメージ信号である。

[0006]

以下の説明において周波数 f LO1+f LO2 [Hz] のRF信号を所望波とするが、特にこれに拘るものではない。イメージ信号はイメージ除去用BPFであるFIL2により除去される。所望波は電力増幅器 (PA) を介して、所要の電力レベルまで増幅され、送受切り替えスイッチ (T/R) を介してアンテナ (ANT) から放射される。

[0007]

以下に受信部の信号の流れを述べる。受信RF信号はアンテナ、送受切り替えスイッチ、BPF(FIL3)を介して、低雑音増幅器(LNA)に入力される。LNAで増幅された受信RF信号はイメージ除去BPF(FIL4)を介して、ダウンコンバータ(DOWNCON)に入力される。DOWNCONは第1の局部発振信号と受信信号の乗算を行い、受信信号をIF信号に周波数変換する。IF信号はBPF(FIL5)を介したのち、利得可変回路(GCA)により適当な信号レベルに調節され、分波器および乗算器からなる直交復調器に入力される。ここで制御系からの制御信号にしたがって、GCAは適当な信号レベルに変

換するものである。この直交復調器には送信部と同様に直交した周波数 fLO2 [Hz] の局部発振信号が入力される。直交復調器の出力 Ich(RX) および Qch(RX) はベースバンド処理部 (RX-BB) に入力され、受信した信号を復調する。

[8000]

近年開発が盛んになってきたCDMA無線機は、送信電力制御が必須であるため、場合によっては上記IF段可変利得回路は70dB以上の信号レベル制御を行うことが求められるようになってきた。一般にこのような大きな利得制御を行うためには、制御信号に対して指数関数的に信号レベルを調節することが求められる。

[0009]

図14に従来の可変利得回路を示す。トランジスタQ1, Q2は差動ペアを構成し、共通エミッタ端子にIF信号(Isig)が入力される。出力電流IaはトランジスタQ1のコレクタ端子から取り出す。入力電流Isigから出力電流Iaを生成するために、利得制御信号Vz1をQ1, Q2のベース端子間に入力する。

[0010]

Q2のコレクタに流れる電流 I s i g - I a は不要電流とされ、電源等に流れるように設計される。この場合、 I s i gから I a への伝達関数は以下の式(1)で表される。

I a / I s i g = 1 / [1 + e x p (V z 1 / VT)] (1)ここでVTは熱電圧であり、常温で約26mVである。

[0011]

 が線形ではなくなってしまう。このため、トランジスタQ10およびQ11、電流源Io、電圧源VBB、利得補正を行うための利得制御電流Ioexp(-bVx)からなる利得制御信号補正回路(CSC1)を用いて、利得制御信号Vxに対して、利得が指数関数的に減少するようにした利得可変回路が提案されている(特願平10-370290参照)。この補正回路を用いる場合、利得制御信号Vxと利得Ia/Isigは以下の式で表される。

[0012]

図15に本回路のブロック構成と利得特性(図中GAINで表す)を示す。ここで、外部から与えられる利得制御信号VCは利得制御信号Vxと等しいものである。

[0013]

本回路構成を用いることで、利得制御信号Vxと利得(Ia/Isig)は指数関数の関係になる。しかしながら、この関係が成立するのは、バイポーラトランジスタを用いた場合に限られる。

[0014]

つまり、電界効果トランジスタ(FET)を用いて、本回路を構成した場合、 利得制御信号Vxと利得の関係が指数関数ではなくなる。以下にこの問題を詳細 に記す。

[0015]

また、以下に示すFETは断わりのない限り、N型(Nチャネル)FETを示すものである。

[0016]

図16にFETをMOS FETと仮定した場合の、従来構成の利得可変回路を示す。ここで、ID1は利得制御信号Vxを用いて、以下の式で表されものとする。

$$ID1 = I \circ e \times p \quad (-b \vee x) \tag{3}$$

ここで、I o は定電流源の電流値、 b は定数を表す。また、本図において、

ID2 = Io - ID1の関係が成り立つものである。

本回路において、可変利得段VGA1の電流利得GMOS (= Iout1/Isig1)は以下の式で表される。

$$GMOS = gm11/(gm11+gm10)$$
 (4)

ここでgm10, gm11はそれぞれトランジスタM10, M11の相互コンダクタンスを表す。M10, M11は2乗特性を示すと仮定すると、それぞれの電流 ID10, ID11とゲート電圧VGS10, VGS11の関係は以下の式で表される。

$$ID10 = \beta (VGS10 - VTH)^2$$
 (5)

$$ID11 = \beta (VGS11 - VTH)^2$$
 (6)

ここで、βは寸法および物理定数で決まる定数を表し、VTHはしきい値電圧を表す。

式(4), (5), (6)からGMOSは以下の式となる。

【数3】

$$\frac{2 \sqrt{\beta ID1}}{2 [\sqrt{\beta ID1} + \sqrt{\beta ID2}]}$$
(7)

式 (9) から I D 1 >> I D 2 または I D 1 << I D 2 の場合、分母は I o と近似できるので、式 (10) のように変形できる。

$$GMOS = \sqrt{[e \times p (-b \vee x)]}$$
 (10)

式(10)と式(2)から、MOSを用いた場合の利得(dB)と利得制御信号

Vxの関係は、バイポーラを用いた場合に比べて、傾きが半分になる直線に漸近 することがわかる。

[0017]

また、ID1=ID2=Io/2の時、式(9)は分母は2Ioとなるため、MOSを用いた場合の利得GMOS(dB)と利得制御信号Vxによる漸近線に対して、利得が3dB低い値をとることがわかる。

[0018]

【数4】

一方、ID1<<ID2の場合、M1、M11の電流特性は2乗特性から外れて指数関数特性をもつようになる。この特性は弱反転領域の特性であり、以下の式で近似される。

$$ID1=Aexp$$
(c ($VGS-VTH1$)) (11)
ここでA, c , $VTH1$ は定数であり、 $VGSはトランジスタ $M1$ のゲートーソース間電圧である。このときの利得 $GMOS$ は以下の式で近似できる。$

$$c ID1$$

$$GMOS = \frac{\text{CID1} + 2\sqrt{(\beta ID2)}}{\text{CID1} + 2\sqrt{(\beta ID2)}}$$

$$\sim \frac{\text{c I o exp } (-bVx)}{(13)}$$

 $2 \sqrt{\beta I o}$

[0019]

上記に示したMOSの2つの動作領域を考慮に入れた利得特性は図17のようになる。

[0020]

図17からわかるように、MOSを用いた場合、利得制御信号Vx(=VC)

に対して利得(dB表示)が直線にならない。

[0021]

無線機の利得を制御する場合、デシベル表示した利得と利得制御信号V×の関係が直線近似できることが、制御の容易さから求められる。しかしながら、MOSによる本回路の特性は、上記に示したように利得(dB)と利得制御信号V×の関係は最大利得時まで直線近似できない。線形近似できる範囲で利得を制御することを考えると、最大利得時を使用できないので、利得制御範囲の低下する欠点が生ずる。これに伴い、利得可変段を増加させることが必要となるため、消費電流増大を招くことになる。さらに、一般に増幅器は最大利得時が最も低雑音特性を有するので、雑音特性も劣化してしまう。

[0022]

【発明が解決しようとする課題】

上記欠点を解決するため、利得制御信号に対して指数関数的に利得を調節できるように、利得補正回路を設ける。これにより、利得制御範囲の拡大、低雑音性向上、消費電流低下を図る。

[0023]

【課題を解決するための手段】

上記課題を解決するため、以下の回路構成をとる。

[0024]

利得制御信号VCは、0Vから所定の電圧VC1までの利得をa+bとし、VC1以上の利得をaとする利得制御信号変換回路CSC3を介して利得制御信号Vxに変換され、さらに利得制御信号Vxは利得制御電流ID1=exp(-bVx)に変換される。

ただし、bは正の定数とする。

[0025]

差動ペアトランジスタの共通ソース端子に直流電流Ioを入力し、差動ペアトランジスタの一方はドレイン端子とゲート端子を接続し、そのドレイン端子に利得制御電流ID1を入力し、もう一方のトランジスタのゲート端子は適当な直流レベルに固定し、ドレイン端子は電源端子に接続し、上記差動ペアトランジスタ

のゲート端子間電圧である利得制御信号V z 1 を出力とする利得制御信号変換回路CSC1と備える。

[0026]

共通ソース端子に所望信号電流を入力した差動ペアトランジスタからなる可変利得段1(VGA1)を用意し、可変利得段1のゲート間電圧は上記利得制御信号Vz1が与えられる。VGA1の出力電流は後段の利得制御回路2(VGA2)の入力電流とされ、VGA2はVGA1と同様な回路で構成されることを特徴とする。

[0027]

上記利得制御信号Vz1を入力とし、出力電流Iz1がqIo-mVz1² となる2乗回路と上記CSC1回路と同様な回路CSC11からなる利得制御信号変換回路CSC2を備え、CSC2は、上記CSC11の利得制御電流IAを上記出力電流Iz1と所定の直流電流の和とすることを特徴とし、出力電圧は利得制御信号Vz2とされる。

[0028]

上記 V G A 2 のゲート間電圧には <math>C S C 2 の出力である利得制御信号 <math>V z 2 が与えられる。

[0029]

上記により構成される利得可変回路により、利得制御信号VCに対し、dB表示された利得が直線的に変化することができる。

[0030]

【発明の実施の形態】

以下、説明図に基づいて実施例を述べる。図1-(a)の実線はバイポーラトランジスタを用いた利得補正回路付き利得可変回路を、FETを用いて構成した回路(図16参照)の利得-利得制御信号特性を示す。

[0031]

本説明においては、FETは最も一般的に使用されるMOS FETとして説明する。(従来の技術)で述べたように、VC=VC2のとき、つまり、ID1=ID2またはVz1=0V(図16参照)のとき、利得-利得制御信号特性を

直線近似した特性(破線)から、利得が3dB下がる。さらに、VC>VC1のとき、つまりMOSFETが弱反転領域に入ったとき、利得-利得制御信号特性の傾き(一点鎖線の傾き)はVC<VC1の時の傾きに比べ約2倍になる。

[0032]

本発明は、この特性に新たな利得補正機能を付け加えることにより、 $VC \ge 0$ の範囲で利得(dB表示) -利得制御信号特性が直線特性を示すようにすることである。以下、この特性をLOG-LINEAR特性(またはlinear-in-dB特性)と呼ぶことにする。LOG-LINEAR特性を得る目的は、可変利得回路の低消費電力化、低雑音性を実現することである。

[0033]

LOG-LINEAR特性を得るため、本発明は以下に示す二つの利得補正を行う。一つは、図1-(b)に示すように、ID1=ID2近傍における利得補正を行うものである。二つ目はMOS FETの動作領域が強反転から弱反転に遷移よる利得偏差を補正するものである。

[0034]

これを図1-(c) のグラフで示す。ただし、J-FETの様な反転層のない FETにおいては、二つ目の補正は不要である。図1-(b),(c)の補正を 行なうことにより、FETを用いても、LOG-LINEAR特性が得られる。 これを図1-(d) に示す。

[0035]

図2は図1で示した利得補正方法を実現する基本構成図である。VIN、VOUT、VCは、それぞれ利得制御される所望信号(被制御信号)の入力端子、所望信号の出力端子、利得制御信号入力端子を表す。利得制御信号VCは利得制御信号変換回路3(CSC3)を介して、Vxに変換される。その際、図1-(c)に示すように、VCがVC1までは利得a+bで変換され、VC2以上は利得aで変換されるものとする。

[0036]

利得制御信号Vxは利得制御信号変換回路CSC1およびCSC2に入力され、それぞれ、利得制御信号Vz1およびVz2に変換される。利得制御信号Vz

1およびVz2は、それぞれ、可変利得段VGA1、VGA2の利得制御信号入力端子に入力される。所望信号VINはVGA1に入力され、利得制御信号Vz1に応じて利得制御される。VGA1で利得制御された所望信号はVGA2に入力され、利得制御信号Vz2に応じて利得制御され、出力端子VOUTに出力される。CSC1、CSC2の入出力特性に関しては、回路構成を含めて、後で述べる。

[0037]

図3は図2に示した利得制御方法を実現する基本構成図に変更を加えた第2の基本構成図である。図1と異なる点はCSC2がCSC2Nとされ、CSC2Nの入力信号はCSC1の出力信号である利得制御信号Vz1とされる点である。

[0038]

図2,図3におけるCSC2-VGA2、CSC1-CSC2N-VGA2の 回路はID1=ID2の時に生じる利得偏差を補正する回路である。この回路の 利得特性が以下の利得特性を有すれば、利得補正が可能であることは、式(9) を参照すれば明らかである。

【数5】

$$GCMP = \sqrt{(ID1 ID2)}$$

$$Io + 2 \sqrt{(ID1 ID2)}$$

$$Io$$

また、式(14)の利得特性が正確に得られなくとも、式(14)の近似解を もつ特性をもてば、利得補正は可能である。本提案は、図2,図3の構成をとる ことで、上記した所望の利得補正を行なうことが目的の一つである。

[0039]

これまで説明した可変利得段1は1段構成を考慮したものであるが、n段縦列接続した場合について述べる。可変利得段1(VGA1)をn段とし、各利得段にCSC1からの利得制御信号Vz1を与えると仮定すると、VGA1の利得GMOSnは式(9)のn倍となるので、Aを比例定数とすると、以下の式で表される。

【数 6】

ここでID2はIo-ID1を表す。

[0040]

この場合、可変利得段2 (VGA2) と利得制御信号変換回路2 (CSC2, CSC1-CSC2N)

による利得は以下の式で表されれば、利得補正が可能である。

【数7】

$$I \circ + 2\sqrt{(ID1ID2)}$$

$$GCMP = B \left[\frac{(n/2)}{10} \right] (n/2)$$

ここで、Bは比例定数を表す。

[0041]

利得補正のため、可変利得段2の段数は複数段用いても式(16)を満たす特性を有するのであれば、特に問題はない。

[0042]

(より具体的な実施の態様)

次に、図2、図3に示したCSC1の具体的な回路構成を図4に示す。以下に示すトランジスタは断わりのない限り、N型FET (Nch FET)を示すものである。

[0043]

トランジスタM1はドレイン端子とゲート端子が接続され、ドレイン端子から ID1が入力される。

[0044]

トランジスタM2はドレイン端子が電源電圧VDDに接続され、ソース端子が

トランジスタM1のソース端子と接続されるとともに、電流源Ioを介して接地される。トランジスタM2のゲート端子は所定の電源VBBが接続される。トランジスタM2のドレイン端子に流れる電流ID2は電流源Ioの電流IoとID1の差電流が流れる。図では、トランジスタM2のドレイン端子は電源に接続されているが、ID2=Io-ID1となるように電流が流れるものであれば、ドレイン端子の接続に変更があっても問題はない。

[0045]

本回路において、 I D 1 は以下の電流が流れるものとする。

$$ID1 = I \circ e \times p \quad (-b \vee x) \tag{17}$$

ここで、bは正の定数、V×は利得制御信号変換回路CSC3から出力される利得制御信号である。利得制御信号V×から式(17)で示されるID1に変換するには、バイポーラトンラジスタの指数関数特性を利用した方法を用いる。これに関しては特願平10-370290で用いた手法で実現できるため、ここでは詳細を記さない。また、特願平10-370290とは異なる手法を用いて指数関数特性を得ることができれば、その手法を用いても特に問題はない。なお、図4において、利得制御信号V×から電流源ID1に変換される回路ブロックは電流源ID1に含まれるとし、指数関数特性変換部の回路は特に記さない。

[0046]

上記回路により構成された利得制御信号変換回路CSC1の伝達関数は、M1 およびM2が2乗特性を有すると仮定すると、以下の式で表される。

【数8】

$$Vz 1 = \int (ID 2/\beta) - \int (ID 1/\beta)$$

ただし、ID1およびID2は以下の式で表される。

$$\frac{\int (\text{Io} [1-\exp(-bVx)]) - \int (\text{Io} \exp(-bVx))}{\int (\beta)}$$
(18)

出証特2000-3075648

$$ID1 = \beta \left(VGS1 - VTH\right)^{2}$$
 (19)

$$ID2 = \beta (VGS2 - VTH)^2$$
 (20)

次に、図2、図3で示した利得可変回路VGA1, VGA2について図5を参照して説明する。

[0047]

トランジスタM10のドレイン端子は電源VDDに接続され、ソース端子はトランジスタM11のソース端子を接続されるとともに、利得制御される所望信号が含まれる電流源Isigを介して接地される。トランジスタM11のドレイン端子は出力電流Ioutが流れる。

[0048]

M10とM11のゲート端子間には利得制御信号変換回路CSC1の出力信号である利得制御信号Vz1が印加される。

[0049]

また、M10のゲート端子は所定のVBBが与えられるが、CSC1ですでに与えられている場合は不要である。上記説明はVGA1の説明であるが、VGA2も同様である。ただし、VGA2の場合は、CSC2またはCSC2Nの出力信号である利得制御信号Vz2がM10とM11のゲート端子間に印加されることになる。

[0050]

次に、利得制御変換回路CSC2について図6を参照して説明する。CSC2は、図4で説明したCSC1回路とIz1=f(Vz1)なる電圧電流変換回路ともう一つのCSC1回路が縦列接続された回路である。ただし、後者のCSC1回路(以下、第2のCSC1回路と呼ぶ)の入力電流は、上記電圧電流変換回路の出力電流Iz1と所定のバイアス電流IBBの和電流が入力されるものとする。

[0051]

Iz1=f (Vz1) が、Vz1=0V (つまりID1=ID2) の時、Iz 1が最大になり、Vz1 の絶対値が大きくなるに従い、Iz1 が小さくなる関数をもてば、CSC2 およびVGA2 により利得補正が可能であることを以下に示

す。ID1=ID2のとき、CSC1およびVGA1により、利得が3dB小さくなる。この時、CSC2におけるVz1は0Vとなり、Iz1は最大電流Iz1, maxとなる。第2のCSC1回路の入力信号はこの時最大値Iz1, max+IBB(A)となるので、CSC2の出力電圧である利得制御信号Vz2は最小になる。したがって、図5に示した利得可変回路の利得は最大値をとる。一方、Vz1の絶対値が大きくなると、Iz1が小さくなる。この場合は、第2のCSC1回路の入力電流が小さくなるため、CSC2の出力電圧Vz2は大きくなる。よって、図5に示した利得可変回路の利得が下がる。

[0052]

CSC2およびVGA2の動作をまとめると、Vz1=0 Vで利得が最大になり、Vz1の絶対値が大きくなるにつれ、利得が減少することになる。これから、CSC1およびVGA1による利得偏差をCSC2およびVGA2により補正することが可能となる。

[0053]

次に、上記に示したIz1=f(Vz1)の回路の実現方法の一例として、以下に示す2乗特性をもつ回路を用いた場合を図7を参照して説明する。

$$I z 1 = q I o - m V z 1^2$$
 (21)

ここで、 q, mは定数である。

[0054]

図7ではVGA1が2段縦列接続された後、CSC2およびVGA2による利 得補正回路に接続されるものを示している。この場合、VGA1が2段縦列接続 されているので、利得GMOS2は式(9)の2乗となり、以下の式で表される 。ただし、各可変利得段間の電流利得は1と仮定する。

【数 9 】

$$I \circ e \times p (-b \vee x)$$

$$GMOS 2 = \frac{1 \circ + 2 \sqrt{(ID1ID2)}}{(22)}$$

式(22)から、ID1=ID2のとき、利得GMOS2は6dB減少することになる。以下、式(21)で与えられた2乗回路およびVGA2を用いて、利得補正が行えることを示す。また、説明を簡単にするため、各トランジスタの寸法比は1とし、IBB=1/4Ioとする。

[0055]

上記回路構成において、第2のCSC1回路の入力電流IAは以下の式で表される。

$$IA = 1/4 I o + q I o - m V z 1^2$$

= $(1/4 + q) I o - m V z 1^2$
= $p I o - m V z 1^2$ (23)

ここで、p=1/4+qとした。2乗回路に入力される利得制御信号Vz1は以下の式で表される。

$$Vz 1 = \sqrt{(ID2/\beta)} - \sqrt{(ID1/\beta)}$$
 (24)

式(24)を式(23)に代入すると、IAは以下の式で表される。

$$IA = (p-m/\beta) Io + (2m/\beta) \sqrt{(ID1ID2)}$$
 (25)

ただし、ID2=Io-ID1である。

[0056]

ここで、ID1=0Aのとき、2乗回路の出力電流Iz1を0Aとするように 設計すると、IAおよびIBは以下の式で表される。

$$IA = 1/4 Io + (2m/\beta) \sqrt{(ID1ID2)}$$
 (26)

$$IB = 3/4 Io - (2m/\beta) \sqrt{(ID1ID2)}$$
 (27)

この時、VGA2の利得GCMP1は以下のように表される。

【数10】

$$GCMP 1 = \frac{\int (IA)}{\int (IA) + \int (IB)}$$

$$= \int (\frac{IA}{IO + 2 \int (IAIB)})$$
(28)

式 (26),式 (27) を式 (28) に代入すると、VGA2の利得GCMP 1はID1の関数で表される。

[0057]

理想の利得補正回路の利得GCMPおよび本回路の利得補正回路の利得GCMP1の誤差を比べるため、それぞれの利得を最大値で規格化したGCMP/GCMP, MAXとGCMP1/GCMP1, MAXを比べる。比較表を表1に示す。ただし、p=0. 9とした。

【表1】

I D 1	GCMP/GCMP, MAX	GCMP1/GCMP1, MAX	diff
0	-6 d B	-6.1dB	-0.1dB
0.0510	-2.9dB	-3.2dB	-0.3dB
0.1Io	-1.9dB	-2.4dB	-0.5dB
0.2Io	-0.9dB	-1.2dB	-0.3dB
0.310	-0.4dB	-0.6dB	-0.2dB
0.410	-0.1dB	-0.1dB	0 d B
0.5Io	0 d B	0 d B	0 d B
0.610	-0.1dB	-0.1dB	0 d B
0.7Io	-0.4dB	-0.6dB	-0.2dB
0.8Io	-0.9dB	-1.2dB	-0.3dB
0.910	-1.9dB	-2.4dB	-0.5dB
0.9510	-2.9dB	-3.2dB	-0.3dB
Io	-6dB	-6.1dB	-0.1dB

表1により、式(21)で示した2乗特性をもつ2乗回路をIz1=f(Vz1)に用いることで、利得偏差が0.5dB以下が得られることになる。このことから、本提案のCSC2とVGA2により十分利得補正が可能であることが示される。

[0058]

次に、上で用いられた2乗回路の一例を図8を参照して説明する。トランジスタM30のドレイン端子はトランジスタM33のドレイン端子と接続されるとともに、負の電流出力端子Iーとされる。トランジスタM31のドレイン端子はトランジスタM32のドレイン端子に接続されるとともに正の電流出力端子I+とされる。トランジスタM30のゲート端子はトランジスタM31のゲート端子に接続され、利得制御信号Vz1の一方が入力される。トランジスタM32のゲート端子はトランジスタM33のゲート端子に接続されるとともに、利得制御信号Vz1のもう一方が入力される。トランジスタM30とトランジスタM32のソース端子は共通接続され、電流源Ioを介して接地される。

[0059]

トランジスタM31とトランジスタM33のソース端子は共通接続され、電流源Ioを介して接地される。M30, M31, M32, M33の寸法比は1:K:1とする。

出力電流Iz1はI+とI-の差により得られるものとする。

このように構成された回路の出力電流Iz1は以下の式で表される。

【数11】

$$K-1$$
 $K(K-1)\beta$
 $I z 1 = 2 - I o - 4 - V z 1^2$
 $K+1$ $(K+1)^2$
 $; |Vz 1| \leq \sqrt{(I o / (K \beta))}$ (29)

$$= -\frac{2 \, \text{K} \, (\text{K}-1) \, \beta}{(\text{K}+1) \, \hat{} \, 2} \frac{2 \, \text{K} \, \text{I} \, \text{o}}{\text{K}+1}$$

$$= -\frac{(\text{K}+1) \, \hat{} \, 2}{(\text{K}+1) \, \hat{} \, 2} \frac{2 \, \text{K} \, \text{I} \, \text{o}}{\text{K}+1}$$

$$= \frac{4 \, \text{K} \, \beta \, \sqrt{(\text{K}+1) \, \text{I} \, \text{o}/\beta - \text{K} \, \text{V} \, \text{z} \, \text{1} \, \hat{} \, \text{2}}}{(\text{K}+1) \, \hat{} \, \, 2}$$

$$= \frac{(\text{K}+1) \, \hat{} \, \, 2}{(\text{K}+1) \, \hat{} \, \, 2}$$

$$; \int (I \circ / (K \beta)) \leq |V z 1| \leq \int (I \circ / \beta)$$
 (30)

$$= 0 \; ; \; | \; \forall \; z \; 1 \; | \geq \sqrt{\; (\; I \; o / \; (\beta))}$$
 (31)

 $\|Vz1\| \leq \sqrt{(Io/(K-\beta))}$ の範囲内では式(29) に示されるように、2乗特性が得られることがわかる。したがって、本回路による式(29) と式(21) を比較して、以下のように設定すれば、CSC2またはCSC2Nの回路が実現できる。

【数12】

$$K-1$$
 $q=2$
 $K+1$
(32)

【数13】

次に、弱反転領域による利得偏差を補正するCSC3の回路について図9を用いて説明する。CSC3は、外部から与えられた利得制御信号VCがVC1までの利得がa+bとなり、VC1以上においては利得aとなるような変換を行なうものである。その出力VxはCSC1またはCSC2に与えられるものである。定数bはMOS FET の弱反転領域の指数関数特性により決まるが、一般にはぼaの値をとる。この特性を実現する具体的な回路を図10に示す。本回路は差動回路を2つ並列接続したM51~M55,電流源Ioと抵抗R1からなる回路(回路A)ともう一つの差動回路を2つ並列接続したM56~M62,電流源Io,抵抗R1からなる回路(回路B)の出力が共通接続されたものである。

[0060]

ただし、M52, M55, M58, M61はN型のFETであり、それ以外のFETはP型である。回路Aは、利得制御信号VCが0Vのとき、出力端子Ixには電流が出力されず、利得制御信号VCが高くなるにつれ、出力電流が出力端子Ixから流れるように動作する。回路Bは回路Aと同じように動作するが、VBB11とM62によりM62のソース電位の最大値は制限されてしまう。このため、回路BではVCが所定の電位以上になると、出力電流は固定されてしまう

[0061]

本回路では、利得制御信号VCが所定の電位以下では回路A,回路Bの利得が 1/R1となるように設定されているが、利得を異なるように設定する場合は、回路Bの抵抗値R1を回路Aの抵抗値R1と異なるように設定すればよい。また、本回路では出力を電流Ixとしているが、この電流を抵抗に流すことで電圧出力が得られ、図9で示した利得制御信号Vxに変換できる。

[0062]

上記の説明からわかるように、図9に示された利得a,bは回路A,回路Bの抵抗R1を所定の値にすることで得られることなる。

[0063]

これまでの説明においては、所望信号(被制御信号)を単相入力、単相出力としたが、差動入力、差動出力としても同様に利得制御が可能である。図11に可変利得段1,2を差動回路にて構成した回路を示す。また、図12に可変利得段1,2および利得制御電流変換回路1,2を含めた可変利得回路を差動構成にして実現する具体例を示す。

[0064]

【発明の効果】

本発明を用いることで、外部から与えられる利得制御信号VCに対し、利得が 指数関数的に変化するVCの制御電圧範囲を拡大できる。したがって、無線機の 利得制御が容易になる。さらに、最大利得時まで指数関数的に利得を変化させる kとができるため、S/N比を高く維持できる。

【図面の簡単な説明】

【図1】

本発明に関わるFETを用いた可変利得回路の特性および補正手法。

【図2】

本発明に関わるFETを用いた可変利得回路の基本構成。

【図3】

(図2) に示した可変利得回路の基本構成を改良した回路構成。

【図4】

(図2) に示した可変利得回路で用いられる制御電流変換回路1 (CSC1) の具体的な回路の一例。

【図5】

(図2) に示した可変利得回路で用いられる可変利得段(VGA1, VGA2) の具体的な回路の一例。

【図6】

(図2)に示した可変利得回路で用いられる制御電流変換回路2(CSC2)の具体的な回路の一例。

【図7】

(図3) に示した可変利得回路で用いられる制御電流変換回路2(CSC1, CSC2N)と可変利得段(VGA1, VGA2)の具体的な回路の一例。

【図8】

(図7) に示した2乗回路の具体的な回路の一例。

【図9】

(図2)に示した可変利得回路で用いられる制御電流変換回路3 (CSC3) の入出力特性。

【図10】

(図9) に示した制御電流変換回路3 (CSC3) の具体的な回路の一例。

【図11】

(図2) に示した可変利得回路で用いられる可変利得段(VGA1, VGA2)を差動回路により実現した具体的な回路の一例。

【図12】

(図7) に示した可変利得回路を差動構成で実現する具体的な回路の一例。

【図13】

ヘテロダイン方式をとった無線部を示す従来例。

【図14】

バイポーラを用いた可変利得回路の従来例。

【図15】

バイポーラを用いた可変利得回路のブロック図と利得特性。

【図16】

従来のバイポーラを用いた可変利得回路をMOSFETに置き換えた場合の回路図。

【図17】

(図16)で示した回路のブロック図と利得利得特性。

【符号の説明】

PA:電力增幅器

T/R:送受切り替えスイッチまたはデュプレクサ

90-PS:90度移相器

UPCON: アップコンバータ

DOWNCON: ダウンコンバータ

FILn (n=整数):フィルタ

LNA:低雜音增幅器

BPF:バンドパスフィルタ

LPF:ローパスフィルタ

TX-BB:送信側のベースバンド信号処理部

RX-BB: 受信側のベースバンド信号処理部

ANT:アンテナ

Rn (n=整数):抵抗

Cn (n=整数):キャパシタ

Qn(n=整数):バイポーラトランジスタ

Mn (n=整数):MOSトランジスタ

IDn (n=整数、アルファベット):ドレイン電流

In (n=整数, アルファベット):電流源または電流

VC:外部から与えられる利得制御信号

Vx:回路内部の利得制御信号

Vz1, Vz2:回路内部の利得制御信号

VDD:正電圧源

VBB:電圧源

fLO1:周波数fLO1 [Hz] または周波数fLO1 [Hz] の局部発振


信号

fLO2:周波数fLO2 [Hz] または周波数fLO2 [Hz] の局部発振


信号

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】












【図10】




【図11】




【図12】




【図13】




【図14】




【図15】







【図16】



【図17】





【書類名】 要約書

【要約】

【課題】 FETを用いた可変利得回路において、利得制御信号に対して指数関数的に信号レベルを調節できる範囲を広げる。

【解決手段】 可変利得段を多段接続した、LOG-LINEAR特性をもつF ETを用いた可変利得回路において、2乗特性による利得偏差および弱反転領域 での指数特性による利得偏差を補正する利得補正回路を加える。

【選択図】 図2

出願人履歴情報

識別番号

(000003078)

1. 変更年月日 1990年 8月22日

T/10 1000T 0/102

[変更理由] 新規登録

住 所 神奈川県川崎市幸区堀川町72番地

氏 名 株式会社東芝